シルバコ・ジャパン ： SILVACO Japan

関連情報:
Gateway200

カタログ (PDF)

See Also:

SmartSpice200

Gateway200

スケマティック・エディタ (フル機能搭載/50素子限定版)

Gateway200では、回路規模の制限を除き、スケマティック・エディタのGatewayと同じ機能をすべて使用できます。最大10個のトランジスタおよび/または合計で最大50個の回路素子に制限されたGateway200は、教育、学習目的の利用や小規模回路の設計に最適です。Gateway200は、SmartSpice、SmartSpice200、SmartSpiceRF、SILOS、HSPICEと組み合わせて使用できます。

Gateway200は、製品評価、教育、トレーニングなどの用途に適しています。

主な特徴

• 強力なスケマティック・キャプチャ/エディタ機能を利用して、マルチ･ビュー、マルチ・シート構造の階層型ICデザインを作成/編集可能
• SmartSpice アナログ回路シミュレータとシームレスに連携し、インタラクティブな統合デザイン環境を実現(ビヘイビア・モデル、クロスプロービング、波形表示、解析)
• HSPICE 互換インプット・デッキを作成可能

豊富な機能

• シンボル、サブサーキット、サブスケマティック、Verilog-Aモデルを容易に作成可能
• 強力なシンボル作成/編集機能は、シミュレーション、スケマティック・ドリブン・レイアウト、LVS 検証に対応
• キー・カスタマイズにより、定型作業の省略、他社製ツール風の操作が可能
• 充実の検索/ 置換機能は、インポート/ エクスポート、IPの再利用、インタラクティブな設計に対応
• 階層キャプチャ機能は、再使用可能なモジュール型デザインやライブラリ、および既存の回路データの処理に対応
• リッピング、マージなどの強力なバス配線機能
• ルール・チェック機能( 設計者がカスタマイズ可能) は、配線ルール違反や不適切なノード名に対する警告やエラーを表示

Gateway200は、階層設計に対応するフロントエンド・ツール。
クロスプロービング、Marching Waveform(リアルタイム波形表示)、解析オプション、最適化などの機能を提供します。

スムーズな導入と優れた操作性

• 新規ユーザにも熟練ユーザにも使いやすい操作(左から右への直感的な設計手法、ポップアップ・ヒント、およびシミュレーションのバッチ制御)
• マルチユーザ環境をライブラリを使用して簡単に構築でき、さらに、既存の設計データもEDIF200フォーマットを使用して容易にインポート可能
• 新規ユーザに役立つヘルプ機能とポップアップ・ヒント
• パラメータの最大/最小値チェック機能で入力エラーを解消
• 配線-配線間、配線-ピン間の接続に加え、名前による接続、間接接続、グローバル接続をサポート

カスタムIC設計の統合プラットフォーム

• フロントエンドからバックエンドまで一貫した、カスタム・アナログIC向けEDAソリューションを提供
• ビヘイビア・モデリング、回路図作成、回路シミュレーション、レイアウト、LVS、寄生素子抽出の各ツールを、確実なフィードバック・フローで結合
• SmartView波形ビューワと連携し、遅延、傾き、オーバーシュート、立上り時間のオーバーレイ測定、アイ・ダイアグラム、ベクタ・カルキュレータを提供
• 回路図/ポストプロセス間の強力なクロスプロービングにより、設計のリアルタイム・フィードバックを提供
• コールバック機能により、デザイン・ルール、許容値、パラメータ計算、プロセス・スキューに関する式をリアルタイムに処理
• 電流および電圧に対するDC バイアスを、全階層において表示可能

Gateway 200は、トランジスタ・レベルおよびビヘイビア・レベル(Verilog-A)の混在設計環境を構築し、設計時間の最短化と設計効率の最大化を同時に実現します。 Verilog-Aで記述された回路図は、ビヘイビア・ブロックやコンパクト・モデルの設計に使用することができます

効率的な設計環境

• レイアウト、シミュレーション、LVS検証をそれぞれ別々のウィンドウに表示し、デザインの整合性とスムーズなテープアウトを実現
• 表形式のデータ入力、ネットリストのインポート、EDIF 200の読み込み、自動シンボル生成など、既存データの再利用を支援するさまざまな機能
• デザイン・キットに含まれるシンボルについて暗号化ネットリストに対応し、IP配布時の守秘性を確保
• シミュレーション結果をリアルタイムに表示するMarching Waveform機能により、長時間のシミュレーションもモニター可能
• 回路図作成、シミュレーション、解析の一連の設計フローを効率的に制御
• エラーのハイライト表示や、回路図上の場所/ 階層のズーム表示などにより、効率的なデバッグが可能

電流、電圧の初期動作点を回路図に表示するDCバイアス機能

統合カスタムICデザイン・プラットフォームにおけるGateway

2010年4月9日現在
Rev.040510_02