ホーム>アナログ/ミックスド・シグナル/RF
関連情報:
Harmony

関連製品:

SmartSpice
アナログ回路シミュレータ
SILOS
Verilog論理シミュレータ
Verilog-A
Verilog-A言語

Harmony

アナログ/ミックスド・シグナル・シミュレータ

Harmonyは、SmartSpiceアナログ回路シミュレータとSILOS Verilogシミュレータの機能を併せ持つシングル・カーネルのシミュレータです。優れた精度、パフォーマンス、キャパシティ、柔軟性で、Verilog、SPICE、Verilog-A、Verilog-AMSで記述された回路をシミュレートします。

主な特徴

  • シングル・カーネルのエンジンでミックスド・シグナルを最適に初期化、同期化し、高い収束性と精度を実現
  • 1つのウィンドウに、アナログ/デジタル両方の波形をプロット表示可能
  • Accellera 2.2 (Verilog-AMSおよびVerilog-Aの標準規格)およびVerilog HDL IEEE 1364-2001 (Verilog HDLおよびPLIの標準規格)に準拠し、HSPICEのネットリストに対応
  • クリティカルなミックスド・シグナル設計に最適な、高精度なシミュレーション結果と安定した収束性
  • お客様とサード・パーティ企業の大切な知的財産を守る、シルバコの強力な暗号化技術を利用可能

シングル・カーネル・アーキテクチャ

  • アナログ/デジタルで別々に行われていた煩雑なシミュレーション作業を不要にし、アナログ/デジタル混在回路としての動作検証を行わずにデザインをリリースするリスクを排除
  • SmartSpiceアナログ回路シミュレータと、SILOS Verilogシミュレータの機能を動的にリンクするシングル・カーネル・シミュレータ
  • 同期化機能では、アナログ/デジタル・インタフェースとしてAccellera 2.2 Verilog-AMS標準のコネクト・モジュールを採用
  • デフォルトのコネクト・モジュールは、設計者の期待に応える精度、柔軟性、速度を実現
  • アナログ部とデジタル部のタイミングを自動的に同期
  • 入出力テストベンチは、アナログ信号とデジタル信号を自由に組み合わせて構成可能(VerilogまたはSPICEのシンタックスを使用)
  • 内蔵の波形ビューワは、アナログ/デジタル波形を同じスケール上で表示可能

アナログ/ミックスド・シグナル・ビューワを備えたHarmonyアナログ/ミックスド・シグナル・シミュレータ

Verilog/SPICEをサポートするシングル・パーサ

  • Harmonyのパーサは、最新のAccellera Verilog-AMS標準に従って回路をアナログ・ブロックとデジタルのブロックに分割し、それぞれ対応するシミュレーション・エンジンに分配
  • Berkeley形式およびHSPICE形式のSPICEネットリスト、オプション、解析、入出力をサポート
  • Verilog-A言語により、ビヘイビア・モデリングを介したトップダウン設計、およびボトムアップ検証に対応
  • Verilog-A言語により、半導体テクノロジの特定の振る舞い(リーク電流、弱反転/サブスレッショルドなど)に対するユーザ独自のコンパクト・モデルを容易に開発可能
  • Verilog HDL IEEE 1364-2001準拠のVerilogシミュレータ(標準PLI対応)により、Verilog HDLをサポート
  • SDF (Standard Delay Format)によるタイミング・バック・アノテーションをサポート

アナログ/デジタルの統合表示環境

  • 使いやすいGUIにより、ユーザの習熟度によらず作業効率の高いシミュレーション環境を構築可能(米国有数のVerilog教本の7冊で採用)
  • プロジェクトごとの設定情報(プリファレンス、ディレクトリ、オプションなど)をファイルに保存することで、効率的なマルチ・プロジェクト管理が可能
  • カスタマイズ可能なマルチウィンドウ構成の［データ・アナライザ］では、パンやズーム、タイミング・マーカ、信号や式をドラッグ&ドロップしてアナログ/デジタル波形を表示する機能などに対応
  • インタラクティブな環境により、モデル式、変数、モジュール、信号、ベクタ、レジスタのすべてにリアルタイムでアクセス、解析可能
  • 共通のGUIにより、信号の選択、タイムスケールの設定、バス幅、ステータス・ウィンドウ、タイミング・マーカ、ブックマーク、およびバス定義が可能
  • SmartViewは、複合ダイアグラム、ヒストグラム、ベクトル・カルキュレータ、FFT (高速フーリエ変換)解析、アイ・ダイアグラムなど、充実したポストプロセス・ツール群を提供
ソースコード・エディタでは、［データ・アナライザ］の
T1マーカの位置に対応するソースコードをハイライトし、
ポップアップで値、範囲、時間を表示します。
任意のサブサーキット内の入出力波形を保存し、
SmartViewでグラフィカルに解析できます
(ラベル付きアイ・ダイアグラム、コンステレーション、
FFT解析、ベクトル・カルキュレータなど)。

インタラクティブなデバッグ環境

  • インタラクティブなインタプリタ型Verilog-AMS環境において、HDLソースコードの編集、インクリメンタル・ブレークポイント、ステッピング/時間指定シミュレーション、リアルタイム表示、エラー検出などマルチタスクで実行可能
  • カスタマイズ可能なマルチウィンドウ構成の[データ・アナライザ]では、パンやズーム、タイミング・マーカ、信号や式をドラッグ&ドロップしてアナログ/デジタル波形を表示する機能などに対応
  • トレース・モードでは、任意の信号に接続されているすべてのファンインを、回路の全階層にわたって瞬時にトレース、表示可能
  • ［ウォッチ］ウィンドウでは、シングル・ステップの実行中に、信号や変数の値を表示/強制変更可能(ドラッグ&ドロップによる簡単な操作)
  • ソースコード・エディタでは、停止、開始、ブレークポイントの行番号や、変数や式の値のポップアップ、コード・カバレッジ情報などをインタラクティブに表示

アナログ回路部分の精度、収束性、パフォーマンス

  • ネットリスト、モデル、解析機能、解析結果について、HSPICEとの互換性を提供
  • クリティカルなアナログ設計に最適な、極めて精度の高い回路シミュレーション
  • SPICE系回路シミュレータ随一のキャパシティにより、64ビット・バージョンで最大800万(32ビットで最大40万)能動素子をシミュレート可能
  • 業界最速のSPICE系回路シミュレータであり、マルチスレッド並列処理をサポートする唯一のSPICEシミュレータ
  • 複数のソルバとステッピング・アルゴリズムにより、安定した収束性を実現
  • 業界最大規模のキャリブレーション済みSPICEモデル群は、バイポーラやCMOSなどの従来のテクノロジのほか、TFT、SOI、HBT、SiGeなどの先進のテクノロジもいち早くサポート
  • アナログ回路部分の収束性は、ミックスド・シグナル環境で動作するアナログ・シミュレータで利用可能なソルバおよびステッピング・アルゴリズムに依存


2010年10月20日現在
Rev. 101410_17