ホーム>アナログ/ミックスド・シグナル/RF
関連情報:
SmartSpice

SmartSpice

アナログ回路シミュレータ

SmartSpiceは、高精度、高パフォーマンスのアナログ回路シミュレータです。複雑かつ精密なアナログ回路の設計、クリティカル・ネットの解析、セル・ライブラリのキャラクタライズなどに最適です。主要各社のアナログ・デザイン・フローやファウンドリ提供の各デバイス・モデルと互換性があります。

主な特徴

  • ネットリスト、モデル、解析機能、解析結果について、HSPICEおよびSPECTREとの互換性を提供
  • クリティカルなアナログ設計に最適な、極めて精度の高いシミュレーション
  • SPICE系回路シミュレータ随一のキャパシティにより、64ビット・バージョンで最大800万(32ビットで最大40万)能動素子をシミュレート可能
  • 業界最速のSPICE系回路シミュレータであり、マルチスレッド並列処理をサポートする唯一のSPICEシミュレータ
  • 複数のソルバとステッピング・アルゴリズムにより、安定した収束性を実現
  • 業界最大規模のキャリブレーション済みSPICEモデル群は、バイポーラやCMOSなどの従来のテクノロジのほか、TFT、SOI、HBT、FRAMなどの先進のテクノロジもいち早くサポート
  • オープンなモデル開発環境および充実したアナログ・ビヘイビア・モデリング機能を提供(Verilog-Aをサポート)
  • ナノメータ・サイズの微細設計のためのSEE (シングル・イベント効果)信頼性解析を実行可能
  • お客様とサード・パーティ企業の大切な知的財産を守る、シルバコの強力な暗号化技術を利用可能

業界最高精度
ナノメータ効果対応アナログ回路シミュレーション

  • 効率的な行列解法(Berkeley 3C1ソルバ・ベース)においてガウスの消去法を利用
  • 充実したソルバ・ライブラリ(直接法3種類＋反復法2種類)で線形方程式の解法を拡張
  • 物理ベースのBerkeleyモデル・パラメータを実行中に検証し、連続性、線形性、および有効なパラメータ範囲を確保
  • 抽出例の少ないファウンドリ・モデルの不整合部分を検出し、最終製品における精度や性能の低下を防止
  • アナログ/ミックスド・シグナルのプロセス精度を重視するファウンドリにとって最適なシミュレータ
  • シミュレーション・スピードと精度のトレード・オフをコントロールできる豊富なオプションを提供

余裕のキャパシティ
クラス最多の能動素子を処理可能

  • 最大40万個の能動素子をシミュレート可能(OSのアドレス可能メモリ・サイズにより制限)
  • SmartSpice-64では、他に類のない800万能動素子のシミュレーションを最高のSPICE精度で実行(64ビット・ワークステーションを使用)
SmartSpice-64では、スタティック・パワー、ダイナミック・パワー、リーク・パワーなどの
フルチップ・シミュレーションや、クロック・ツリーのシグナル・インテグリティ解析を、
寄生素子抽出および相互作用ネットを利用することにより、最高のSPICE精度で実現します。

業界最速
SPICE系回路シミュレータ

  • 他のSPICE製品よりも平均2倍〜4倍の実行速度でシミュレート可能
  • 複数の並列32/64ビットCPUをサポートし、対数的なマルチスレッド処理を実現
  • SmartSpiceのネットワーク分散利用とリモート. ALTERコマンド
  • ネットワーク分散を利用したモンテカルロ解析
  • スレッド・プールを利用した効率的な並列処理

優れた収束性
最適なソルバ選択で実現

  • 初期状態を調べ、一連のメソッドやアルゴリズムにしたがって反復処理を行うことにより、最適な収束を達成
  • 複数のソルバの中から、与えられた回路トポロジに最適なソルバを選択可能

高度な解析機能
解析オプションをユーザ定義可能

  • Stop/Continueアルゴリズム(過渡解析向け)
  • ネスト・パラメータ解析
  • ネットリスト内の名前をスコープ
  • 次に実行するパラメータ・ステップに直接行列アクセスを行い、セル・キャラクタライゼーションを迅速に実行
  • サブサーキット・レベルでも高度な最適化を実行
  • .RADステートメントとファウンドリ提供のコンパクト・モデルを使用したSEE (シングル・イベント効果)解析
  • .MODELパラメータ用の数式エディタを使用して、65ナノメータ以下の微細設計をサポート

スムーズな導入
既存の設計環境へ容易に適合

  • ファウンドリ提供のSmartSpice、HSPICE、およびSPECTREモデルをサポート
  • HSPICE、Cadence社PSpice、およびBerkeley SPICEのネットリストに対応
  • OASISインタフェースを介し、Cadence社のアナログ・デザイン環境をシームレスに統合
  • 当社のPDKベース・アナログ/ミックスド・シグナル/RFツール・フローを包括的に統合

モデル開発能力

  • 長年に渡るUTMOST SPICEパラメータ抽出ツールの実績にもとづく、業界屈指のSPICEモデリング、データ収集、モデル・パラメータ抽出技術
  • Verilog-Aモデルにより、Accellera標準の電気-温度モデル、センサー・モデル、およびその他の複合物理効果を素早く組み込み可能
  • シルバコでは、全温度範囲やコーナーモデルについて統計的な解析を実施し、DC、AC、Sパラメータ、容量、温度、ノイズなどの特性やSPICEパラメータを抽出する、高精度で短納期のSPICEモデリング・サービスを提供
過渡ノイズ解析: 異なる2つの回路ノードにおける電圧とノイズの波形

利用可能なモデル

BJT/HBT: Gummel-Poon, Quasi-RC, VBIC, MEXTRAM, MODELLA, HiCUM
MOSFET: LEVEL 1, LEVEL 2, LEVEL 3, BSIM1, BSIM3, BSIM4, MOS 20, EKV, HiSIM, PSP, LEVEL 88, HiSIM HV
TFT: LEVEl 35, LEVEL 36
SOI: Berkeley BSIM3SOI PD/DD/FD, LETISOI
MESFET: Stats, Curtice I & II, TriQuint
JFET: LEVEL 1, LEVEL 2
Diode: Berkeley, Fowler-Nordheim, Philips JUNCAP/Level 500
FRAM: Ramtron FCAP

入力

Berkeley SPICEネットリスト、HSPICEネットリスト、WエレメントRLGCマトリクス・ファイル、Sパラメータモデル、Verilog-A、C/C++

出力

rawファイル、出力リスト、解析結果、測定データ(Unix/Linux/Windowsプラットフォーム互換)
内蔵の最適化機能: デバイス・パラメータやモデル・パラメータの値を少しずつ変化させながら反復計算し、
目標とする基準値(DC特性、AC特性、過渡特性、伝播遅延、立上り/立下り時間、電力消費など)を達成します。
サブサーキットの最適化も実行できます。
SmartView : 時間、電圧、電流、立上り時間、傾きなどを測定し、テキスト・ラベルつきのプロットやグラフを作成します。
ベクタ・カルキュレータやアイ・ダイアグラム機能も搭載しています。SmartSpiceだけでなく、
HSPICEの シミュレーション結果を表示することもできます。


2011年2月4日現在
Rev. 020311_37