製品概要

シルバコでは、TCADからサインオフ・ツールまで、幅広い用途に向けた包括的な製品ラインナップをご用意しています。

  • ディスプレイ:TFT、LCD、OLED
  • パワー・デバイス:DMOS、IGBT、SiC、GaN、スイッチング・レギュレータ
  • 信頼性検証:ソフトエラー信頼性(SEE)、放射線(総ドーズ量)、エージング(NBTI、HCI)
  • 光学シミュレーション: CCD、CIS、レーザ
  • 先進プロセス開発:FinFET、FDSOI、3次元NAND型フラッシュメモリ
  • アナログ/HSIO設計:PLL、ADC、SERDES
  • ライブラリ/メモリ設計:スタンダード・セル、SRAM、DRAM、フラッシュメモリ

シルバコの各製品は、2次元/3次元TCAD、3次元寄生素子抽出、SPICEモデル抽出、カスタムIC設計、キャラクタライゼーション、SPICEシミュレーション、ばらつき解析、抽出されたネットリストの解析およびリダクション、パワー・インテグリティ・サインオフおよびIPに分類されます。以下では、シルバコの中核製品と製品機能を紹介します。

Product Bridge Utmost IV Custom Design Variation Analysis Power Integrity 3D RCX TCAD AccuCell AccuCore SPICE Simulation Utmost IV Spayn Techmodeler
  • ブロック・レベル(アナログ/SRAM/デジタル)からフルチップ・レベルまでのパワー・インテグリティ・サインオフ(パワー解析、EM/IR解析、熱解析-InVar)
  • フル・カスタム・デザイン・フロー(スケマティック入力、レイアウト、シミュレーション、検証を含む)
  • アナログ/ミックスド・シグナル、HV、BCD、CISの各プロセスへの対応を特に重視した、数多くのファウンドリをカバーする幅広いラインナップのPDK
  • 16nm/10nm FinFET向けパラレルSPICEシミュレータ(FastSPICEアプリケーションに対応)
  • 高速モンテカルロ解析、ローカル・ミスマッチ解析、統計的コーナー解析、高シグマ解析、およびスタンダード・セル・ライブラリの統計的検証が可能なばらつき考慮設計ツール
  • 寄生素子のリダクション、設計解析/検証、寄生素子を含むネットリストの比較を実行する、ネットリスト解析およびリダクションツール
  • スタンダード・セルおよびSRAM特性解析環境の自動化
  • 3次元寄生RC抽出ツールによる高精度なFinFET SRAMの特性抽出
  • HiSIM_HV(パワー・デバイス向け)やUOTFT(有機/酸化物TFT向け)を含む、数多くのコンパクト・モデルに対応するSPICEモデリング
  • TFTディスプレイ用ピクセル/配線の寄生RC抽出
  • さまざまな用途に使用できる3D TCAD製品(FinFETプロトタイプ作成、マルチセルIGBTの大規模並列シミュレーション、トレンチMOSパワー・デバイスおよびCMOSイメージ・センサに対する高いロバスト性と安定性を備えた酸化シミュレーション、SiC/GaNの高精度シミュレーション、3次元NAND型フラッシュメモリおよびSTT MRAMの先進エッチング、SEEおよび総ドーズ量の信頼性シミュレーションなど)

以下に示す図は、シルバコ製品が実現する「TCAD-to-Signoff」フローを視覚化したものです。フローはTCADプロセス・シミュレーションから始まります(レイアウト・データからの構造作成も可能です)。TCADデバイス・シミュレーションを利用することで、デバイス特性(I-V, C-V)データを生成します。このデータをSPICEモデル抽出ツールの入力データとして使用し、サイズの大小を問わないスケーラブルなモデルを作成してSPICE回路シミュレータで利用することが可能です。設計に関しては、フローをスケマティックまたはネットリストから始めて、スケマティック/ネットリスト・ドリブン・レイアウトを実行します。

設計に関しては、フローをスケマティックまたはネットリストから始めて、スケマティック/ネットリスト・ドリブン・レイアウトを実行します。レイアウト抽出には、ルール・ベースの寄生RC抽出ツールのほか、高精度解析が可能な3D RC抽出ツールを使用できます。ネットリストを抽出したら、それをモデル・ファイルと組み合わせて、回路シミュレーションを行います。プロセスばらつきを考慮したよりロバストな設計も可能です。より高速な実行を実現するために、精度とリダクションのトレードオフをコントロールしながら最適化された、寄生素子を含むネットリストを使用することができます。設計の最終段階では、DRC/LVS違反がないかのレイアウト設計検証と、EM/IR/熱解析によってパワー・インテグリティを確認し、サインオフを行います。このフローのすべてのステップを実行することによって、製造サイクルに入る前にシミュレータと解析ツールを活用した設計および検証を行うことができます。プロセス・テクノロジの開発サイクルが進展していくにつれて実測データが手に入るようになるので、シミュレーション結果のデータと実測データを組み合わせることにより、フロー内の各ステップを補強することが可能です。例えば、実測データを使用してTCADシミュレーションのキャリブレーションやSPICEモデル抽出などを行うことができます。「TCAD-to-Signoff」統合フローにシルバコの統計解析ツールやDOE(実験計画法)ツールを統合することで、経路探索解析、what-ifシナリオ分析、最適化が可能となります。