ホーム>デジタルCAD
関連情報:
AccuCore
See Also:
AccuCell
セル・キャラクタライズ/モデリング・ツール

AccuCore

ブロック・レベルキャラクタライズ/モデリング/STAツール

AccuCoreは、数100万素子規模の回路を高精度SmartSpiceを用いてタイミング・キャラクタライズします。また、数100万ゲート規模のブロック・レベル/フルチップにおいてスタティック・タイミング解析(STA)を実行します。

主な特徴

  • ゲート・レベルのVerilogネットリスト、Liberty(.lib )およびSDFフォーマットのタイミング・モデルを生成し、STA (Static Timing Analysis) 用にDSPFおよびSDFファイルを使用可能
  • 指定したクリティカル・パス、クロック・ツリーの詳細なSPICEデッキを抽出可能
  • 自動でブロックをセル・レベルに分割
  • 高精度SPICEキャラクタライズに要求される、セル・ファンクションの抽出およびベクタ生成を自動で実行
  • 高速API機能をもとにしたSmartSpiceキャラクタライズ・エンジン搭載
  • ゲート・レベルのブロック/フルチップにおけるSTAは、迅速なボトルネックの解析や、タイミング検証の環境を提供
  • 強力なコマンド・セットは、カスタム、ASIC/SoC、もしくは両方の機能を持つデザインに対して、単一環境として対応可能

セットアップ、スクリプト機能

  • セットアップを容易にする.libから.cfgへの自動インポート機能、また多種多様な.cfgファイルを生成するスクリプトを装備
  • すべてのフローにおいてケース・センシティブに対応
  • 階層/フラットのデザイン・フローに対応
  • 先進的なRCモードは、大規模デザインを効率的に処理
  • 傾きの伝播やスレッショルドをコントロールする高度なオプション群
  • ユーザ定義のローディング手法をサポート
  • 階層化/フラットのブロック・ネットリストを自動でセル・レベルまで分割(高度なユーザ書き換えオプションあり)
  • RAM (Random Access Memory)/CAM (Contents Addressable Memory)のデザインにおいて、センス・アンプ部分と読み込み/書き込みサイクル部分に分割
  • 強度依存、状態依存の先進のファンクション抽出機能
  • 自動クロック伝播機能(ユーザ書き換え可能)
  • 入力ベクタ制約のユーザ定義をサポート
  • 素早い原因解析に役立つデバッグ/デザイン・レポートのオプション群

ブロック・レベルキャラクタライズ/モデリング/STAツール



キャラクタライズ、モデリング機能

  • 高速API機能をもとにしたSmartSpiceキャラクタライズ・エンジン搭載(HSPICEおよびSpectreと100%互換)
  • セル・マッチング機能により再利用およびインクリメンタル・アップデート機能を向上
  • FAST_MODEのオプションでは、高速なプロトタイプの解析が可能
  • ASICフローのオプションは、スタンダード・セル・ベースのフローとして装備
  • 自動入力容量キャラクタライズ手法
  • セットアップ・ホールド、リカバリ・リムーバル、最小パルス幅などのキャラクタライズを自動化(ユーザ書き換えオプションあり)
  • ベクタの順序、サイズ決めを自動化(ユーザ書き換え可能)
  • マルチ・コーナ、マルチ・モードのフル・パス・モデルを一度の実行でキャラクタライズし、STAを高速化
  • シミュレータのオプションを直接コントロール可能(デフォルト設定あり)
  • ゲート・レベルのVerilogネットリストおよびタイミング・モデルを生成(出力フォーマットを指定可能)

ブロック・レベルSTA機能

  • トランジスタ・レベルのカスタム・デザインにおいて、ゲート・レベルのタイミング・チェックが可能
  • 最長・最短パスのトレースに先進のアルゴリズムを利用
  • クリティカル・パス、サブクリティカル・パスのトレーシングで問題解決の繰り返し作業を低減
  • 自動フォルス・パス除去
  • 多数のパス制限用オプションのほか、ピン/ネット/アーク・ベースのブロッキング・オプションを用意
  • ファンクション・ベースのクロック伝播、制約伝播を実行することで、ECO解析のやり直しによる影響を低減
  • 最新のスタティック/ダイナミックのロジックに対応(ラッチ、フリップフロップ、マルチプレクサ、トライステートなど)
  • 内蔵のタイミング・チェックは、設計制約のスペックをシンプル化
  • マルチ・サイクル・パスをまたぐ多周波数クロックやゲーテド・クロックを解析
  • ゲーテド・クロック、データ間、クロック-データ間のパスのタイミング・チェックがカスタマイズ可能
  • バック・アノテーション用データとして、DSPF、SDFフォーマットをサポート
  • パスのアライバル/リクワイアード・ネットにおけるタイミングのボトルネック解析およびピン・ベースのタイミング要求に対応
  • フットレス・ロジックにおける立上り・立下りエッジのタイミング・スペックを分割することが可能

AccuCoreの出力例

AccuCoreのキャラクタライゼーションおよび解析プロセス
傾き×負荷(5×5)の行列を用いた、64ビット・シフト・ブロックの1つのピンに関するピン・タイミングの例(.lib)

AccuCoreの出力例

AccuCoreのキャラクタライゼーションおよび解析プロセス
ブラック・ボックス・モデルのパス・レポートの例

フルチップSTA機能

  • ブロック・レベル、フルチップ・レベルのSTAを実行可能
  • タイミング・モデルの生成は、コンプレス、リング-インタフェース、ブラック・ボックスに対応
  • 階層化Verilogネットリスト、モード・ベースのマルチ・コーナ解析をサポート
  • バック・アノテーション用データとして、DSPF、SDFフォーマットをサポート
  • 階層化デザイン手法によるブロック・レベルのタイミング制約生成、スラックの取り扱いを制約マネージメントとして制御可能
  • クロックにおける共通なパスを考慮し、ユーザ定義のスキューに基づいたタイミング解析が可能　
  • 先進のデバッグ機能は、クロック波形、クロック伝播、ネットリスト、ライブラリ、解析、検証をサポート
  • TCLベースのAPIインタフェースは、ファンクション解析やカスタム・レポートを出力

AccuCoreの入力/出力

2010年10月18日現在
Rev.101410_19