ホーム>寄生素子抽出ツール
関連情報:
CLEVER

CLEVER

高精度3次元寄生素子抽出ツール

CLEVERは物理ベースの3次元RC抽出ツールです。GDSIIマスクデータとプロセス情報を内蔵のエッチング/デポジションおよびリソグラフィ・シミュレータで処理することにより、MEMS、先端CMOS、TFT、メモリ・セルなどのリアルな3次元構造を生成します。CLEVERで抽出されたRC素子はSPICEネットリストにバックアノテートされます。

主な特徴

  • 最高のRC抽出精度を誇る業界標準ツール
  • 先進のリソグラフィーとリアルなエッチング/デポジション・モデルを備えたフル3次元のフィールド・ソルバ
  • サイズの制限なく、65nm、45nm以降の世代に対応
  • 素早いフィードバックにより、バックエンドのプロセス/レイアウト・パラメータの関数としての回路性能を最適化可能
  • 境界条件、材料特性、解の許容値をユーザが設定・制御可能
  • フィールド・ソルバで計算された抵抗と容量は、抽出後のアクティブ・デバイス・ネットリストに自動でバックアノテートされるため、すぐにSPICE解析が可能
  • RC抽出ツールとしては業界で唯一、リソグラフィ効果を再現可能(光近接効果補正(OPC)サブ波長効果、位相シフト・マスク(PSM)、位置ずれ、焦点ずれ、Δ CDなど)
  • お客様とサード・パーティ企業の大切な知的財産を守る、シルバコの強力な暗号化技術を利用可能

ディープ・サブミクロンCMOS

  • デュアル・ダマシン・プロセス
  • リアルな3次元バックエンド・プロセス・シミュレーションや高精度な配線シミュレーションを、ユーザ定義の許容値を用いて実行可能
  • ビアの正確な細部容量と、問題が起こりやすい個々のプロセスの解析(例: 45nm世代のビア構造)
CLEVERによりシミュレートされたビア構造
円筒状ビアおよび円錐状ビア

フラットパネルLCD/TFT

  • アスペクト比の高い構造に対応するための特別な機能
電位分布

タッチパネル

  • タッチパネル・ディスプレイの抵抗と容量を強力にシミュレーションおよび抽出可能
  • タッチパネル専用に設計されたオプションのFAST モードとACCURATEモードにより、シミュレーション時間を分単位に短縮
タッチパネルの3次元構造
タッチパネルのレイアウト

SRAMとフラッシュ・メモリ・セル

  • 先進の3次元プロセス・シミュレーションを使用して、SRAMレイアウトから、高精度な3次元SRAMセル構造に変換
  • リアルな3次元形状に対して電界ソルバ計算を実行することで、高精度な寄生抽出を実現
実形状とシミュレーションで表現されたトポロジの比較
金属ジオメトリにおけるリソグラフィ効果は、
結果として得られる容量に大きく影響します。
酸化絶縁膜除去後の6個の
メモリ・セル(未完成のSRAM アレイ)
を示すSEM写真(IBM)
SRAMセルの3次元構造

MEMSシミュレーション

  • SoC (System-on-a-chip)はシリコン・ベースのマイクロエレクトロニクス技術にマイクロマシニング技術を融合


優れた生産性と汎用性

  • 簡単にセットアップ可能なLVSルール/プロセス定義コマンド・ファイル
  • CLEVERに統合されたレイアウト・エディタにより、追加のラベル、ノード、マスクも容易に配置可能
  • 自動1、2、3次元抽出モード
  • シミュレーション境界外でラベルされた導体に対する自動電極ラベリング
  • 垂直/横方向の複数の誘電体
  • low-k誘電体および銅ダマシン・プロセス
  • STI (Shallow deep trench isolation)
  • CMOS、バイポーラ、SOI、TFT、SRAMなどのプロセスをサポート
  • 電極の追加/移動/リネーム、およびより高い精度で抵抗を抽出するために電極を水平から垂直へと変更する機能
  • CMPプロセスで一般的に生成される、ダミーメタル・パターンをサポート
  • 周期的境界条件により、周期的に配列されたセルをシミュレート可能

CLEVERのデザイン・フローvs従来のフロー

フルチップ・デザインにおけるCLEVER





2011年9月26日現在
Rev. 092211_26