現実世界はアナログであり、システムのさらに多くの部分が単一のSoCへと集積されるにつれ、主流プロセスにおけるアナログ設計のさらなる高精度化を求める必要性はさらに高まります。その一方で、デジタル・インタフェースはアナログ・ブロックとして設計する必要があります。このことはSERDESのみならず、DDRx、PCIe、USB3など他のインタフェースにも当てはまります。どのようなエレクトロニクス・システムでも、パワー・マネジメントはますます重要な側面となっており、この点はハイエンドのサーバでもモバイル・デバイスでも同じです。トランジスタ1個分の長さで量子トランジスタと同じ幅のFinFETプロセスが到来すれば、アナログ設計は種類を問わずなお一層困難な作業となります。先進的なSoCを高速I/Oインタフェースなしで設計することはほぼ不可能です。したがって、通常この設計はテープアウトに至るまでの重要な工程であるため、設計には高い効率性が求められます。

高性能I/Oの設計を含め、高性能アナログ設計の大部分は手動による工程であり、この工程には、最高水準のレイアウト・エディタのほか、多岐にわたる解析を支援する極めて高精度な抽出ツールと回路シミュレータが必要となります。

シルバコが提供する各種ツールを使用することで、これらすべてを行うことができます。シルバコのレイアウト・ツールは、さまざまなファウンドリのPDKを広範囲にサポートしています。OpenAccess iPDKもサポートしているため、異なる環境間での設計の移行を簡単に行うことが可能です。レイアウトの作成後は、3次元抽出テクノロジがフル3次元フィールド・ソルバを利用した高感度なアナログ・ブロック向けの高精度寄生素子抽出(インダクタンスを含む)に使用されます。

カスタム・デザイン・フローとファウンドリ・パートナー企業

シルバコの回路シミュレータは極めて精度の高いSPICEシミュレーションを実行できます。中でも、シルバコのSPICEモデルはTSMCのFinFETノードとしての検証を受けています。また、シミュレーションは過渡ノイズ解析とRF解析に対応しています。非常に大規模であり得る抽出ネットリストの処理には、大容量パラレルSPICEの機能を高精度RCリダクション・アルゴリズムとともに使用できます。

先進ノードでは、設計に対しパワー・インテグリティの検証を行う必要性がさらに増加します。これを行うには、シルバコが提供するSPICEの機能を拡張することで利用可能となる、EM、IR、熱の同時解析が必要となります。

InVar-SmartSpiceパワー・インテグリティ・サインオフ

おもな機能

3D RCX
  • 高感度アナログ・ブロック向け3次元寄生素子抽出
  • インダクタ用3次元抽出
SPICE Simulation
  • 高精度パラレルSPICE
  • 抽出された大規模ポスト・レイアウト・シミュレーション向けFastSPICE
  • AMSシミュレーション
  • 過渡ノイズ解析
  • RF解析(PSS、PNOISE)
  • Virtuosoとの統合
  • FinFETノードのTSMCモデル認定
ばらつき解析
  • 高速モンテカルロ解析によるシミュレーション実行回数の削減とローカル・ミスマッチ解析
  • 迅速な設計反復のための統計的コーナー
  • 医療分野、自動車分野向けのハイシグマ設計
Custom Design
  • さまざまなファウンドリのPDKを広範囲にサポート
  • OpenAccess iPDKのサポート
  • フル・カスタムレイアウト
  • 統合された抽出とDRC/LVS
  • サードパーティ・ツールとの統合
Extracted Netlist Analysis & Reduction
  • 寄生素子リダクション
  • 設計解析
  • 抽出された寄生素子を含むネットリストの比較
Invar
  • ブロック・レベルからフルチップ・レベルまで解析可能
  • 初期レイアウトのIR/EM解析
  • SPICEレベルの精度
  • TSMC認定