新たなプロセスを生産ラインに導入する場合に特に重要な要素の1つは、その基礎となるIPの設計(少なくとも、スタンダード・セルとSRAMメモリの設計)です。今日のデジタル設計では、IPを組み合わせるにあたり、論理合成と自動化配置配線を用いるのが有力な手法となっています。これらの構成要素が存在し、その十分なキャラクタライズが完了するまでは、回路設計作業を先に進めることはほとんどできません。そのため、これらのライブラリを作成する作業は、プロセスを実際の設計で使用できるようにする上で特に重要なステップです。

先進のFinFETプロセスにおいて、これらのセルの設計は高度に定型化可能ですが、その作成作業の大部分は手動で行われています。シルバコが提供するレイアウト環境では、そうした作業の多くに使用することができます。フル3次元フィールド・ソルバを使用して高精度抽出を実行することにより、スタンダード・セルとSRAMメモリのどちらの場合でも、極めて正確な寄生素子値を得ることが可能です。設計のその他の部分は、ほとんどすべてこの基礎をベースに作成されるため、正確な値を得ることは極めて重要です。さもないと、誤りが他の部分に伝播します。

今日、スタンダード・セルには膨大な数のプロセス・コーナーでキャラクタライズを行うことが必須となっており、その自動化が求められています。スタンダード・セル・ライブラリ全体のキャラクタライズを行うと、25,000回ものシミュレーションを実行しなければならないこともあり得ます。シルバコが提供する環境では、スタンダード・セルとSRAMそれぞれのキャラクタライズを自動化することが可能です。SRAM(あるいは、その他の大規模な抽出ネットリスト)のフルシミュレーション用としては、大容量パラレルSPICEシミュレータを使用できます。

また、互いに異なる設計環境の相互運用を簡単に行えるOpenAccessをサポートしており、複数の設計環境を組み合わせて実際のIP設計やSoC設計を行うことが可能です。FinFETノード(16nm)については、SPICEシミュレーション精度のために、ファウンドリ・パートナーと共にモデル検証も行われます。

AccuCoreによるメモリのキャラクタライズ

先進プロセスにおいては、ドライブ・バッファ容量を大きくしても最小幅の金属配線に過負荷がかかることがあるため、ブロック・レベル設計とフルチップ・レベル設計のどちらの場合でも、パワー解析、EM/IR解析、熱解析を行うことが非常に重要です。シルバコの信頼性解析ツールはTSMCの認定ツールですが、どのファウンドリにも対応しています。

InVar Power/EM/IR/Thermalによる解析

おもな機能

3D RCX
  • SRAMおよびスタンダード・セル用3次元寄生素子抽出
SPICE Simulation
  • 高精度パラレルSPICE
  • 抽出された大規模ポスト・レイアウト・シミュレーション向けFastSPICE
  • FinFETノードのTSMCモデル認定
  • 分散モンテカルロ解析
  • 自動化されたスタンダード・セル・キャラクタライズ
  • 自動化されたSRAMキャラクタライズ
ばらつき解析
  • ビット・セル(7ó)、センス・アンプ、アレイ向け高シグマ解析
  • 複数の不良領域、バイナリ/バイモーダル(双峰)分布、非線形な振る舞いに対応可能
  • スタンダード・セル・ライブラリの統計的機能検証
  • シミュレーションの実行回数を削減する高速モンテカルロ解析、ADC向けローカル・ミスマッチ解析
  • 迅速な設計反復のための統計的コーナー
Custom Design
  • さまざまなファウンドリPDKの広範囲なサポート
  • OpenAccess iPDKのサポート
  • フル・カスタムレイアウト
  • 統合された抽出とDRC/LVS
Extracted Netlist Analysis & Reduction
  • 寄生素子リダクション
  • 設計解析
  • 抽出された寄生素子を含むネットリストの比較
Invar
  • ブロック・レベルからフルチップ・レベルまで解析可能
  • 初期レイアウトのIR/EM解析
  • SPICEレベルの精度
  • TSMC認定
  • サードパーティ・ツールとの統合