ミックスド・シグナル・シミュレータ

Harmony™は業界最高水準のパフォーマンスと精度を実現するアナログ/デジタルのミックスド・シグナル・シミュレーション・ソリューションです。アナログ回路シミュレータ(SmartSpice)とデジタルシミュレータ(Silos)を実行時に動的にリンクさせることにより、シングル・カーネル・シミュレーション構造として活用しています。任意に混在させたアナログ/デジタル回路の作成、デバッグ、およびシミュレーションを実行する場合に有効な強力AMSビューワを搭載しています。

はじめに

現在のSoC設計において拡大するアナログコンテンツと、ますます複雑化するインターフェースは、重要なアナログコンテンツとともにデジタル・ロジック部を合わせた包括的シミュレーションを必要とします。一般的に、ミックスド・シグナル・シミュレータの性能は、アナログ・ブロックの実行速度と、区分けされたアナログデザインおよびデジタルデザインを結合させるシミュレーション技術に左右されます。Harmonyの高い性能は、業界最速のSPICEシミュレータSmartSpice、実証済みのデジタル・シミュレータSilos、また、実行時間のために構築され、高度に最適化されたシミュレーション・カーネルを活用することによって実現しています。

回路の精度(SPICE)または速度(Verilog)を最適化する箇所は設計者が選択します。シングル・パーサがVerilog/SPICE/Verilog-A/Verilog-AMSで記述された設計とテストベンチを読み込みます。Harmonyはアナログ回路部分とデジタル回路部分の両方に対して、最適なシミュレーションの初期化、同期化、収束化を実行します。生産性の高いミックスド・シグナル・シミュレーション環境には、ミックスド・シグナル波形ビューワ、階層調査、また、インタラクティブなソースコード・エディタが含まれています。

図1:内蔵のアナログ/ミックスド・シグナル・ビューワ(AMSビューワ)を備えたHarmonyアナログ/ミックスド・シグナル・シミュレータ

おもな特長

  • ビヘイビア・モデリングを利用したトップダウン設計と、ボトムアップ検証に対応したVerilog-A言語
  • 言語の同期には、すべてのアナログ/デジタル・インターフェイスにおいてVerilog-AMSのコネクト・モジュールを採用
  • VerilogまたはSPICEシンタックスを使用したアナログ信号、デジタル信号を任意に組み合わせた入出力パターンのテストベンチを使用可能
  • アナログ(SPICE)とデジタル(Verilog)を任意に混在させた回路の作成、デバッグ、シミュレーションを行うことができる、直感的にわかりやすいインタラクティブなデバッグ環境
  • マルチウィンドウで、カスタマイズ可能なデータ・アナライザにより、ドラッグ・アンド・ドロップでのパン、ズーム、タイミング・マーカの制御、信号や式などをアナログ/デジタル波形として表示が可能
  • すべての式、変数、モジュール、信号、ベクトル、レジスタにリアルタイムにアクセスし解析を実行可能
  • SDFによるタイミング情報のバック・アノテーション
  • 複合図、ヒストグラム、ベクトル・カルキュレータ、FFT解析およびアイダイアグラムに対する完全なポスト・プロセス・ツールとしてSmartViewを提供

メリット

  • SmartSpiceおよびSilosエンジンにより、シングル・カーネル・シミュレーションを構築し、業界最高水準のスピード、精度、収束性を実現
  • SPICE回路系シミュレータ随一のキャパシティにより、最大800万デバイスまでシミュレート可能
  • 初心者から熟練者まで、幅広いユーザにとって生産性が高く、使いやすく、強力な環境
図2:Harmonyシングル波形ビューワ

おもな用途

  • SPICEモデルは、バイポーラやCMOSなどの従来のテクノロジのほか、TFT、SOI、HBT、SiGeなどの先進のテクノロジをサポート
  • ミックスド・シグナル

技術仕様

  • サポート対象となるインプット(入力): Verilog、HSPICEおよびBerkelyネットリスト、Verilog-A、SPF/DSPF、SDFバックアノテーション
  • サポート対象となるアウトプット(出力): RAWファイル、FSDB、VCD
  • Verilog-AMSおよびVerilog-Aに対応したVerilog-HDLおよびプログラミング言語インターフェース(PLI)に対応したIEEE 1364-2001をサポート
  • ネットリスト、モデル、解析についてHSPICE™互換性を提供