フルチップ寄生素子抽出ツール

Hipex™は、階層レイアウトからの寄生容量と寄生抵抗の抽出を高精度かつ高速に実現するソリューションで、アナログ、ミックスド・シグナル、メモリIC、SoCの設計に適しています。Hipexはシルバコの物理ICデザイン・フローを構成するツールの1つであり、シルバコのExpertレイアウト・エディタと緊密に連携して、DRC/LVS検証から寄生RC抽出までの統合デザイン・フローを実現します。

はじめに

半導体プロセスの微細化と、使用される金属レイヤの増加が引き続き進む今日の先進テクノロジにおいては、デバイスの振る舞いを正確にモデル化して設計性能を検証できることが必須となります。それに加え、今日の設計作業では、電力消費量とデザイン面積の削減に寄与する正確なモデリングも欠かせません。

Hipexは、GDSII、セル・ネットリスト、およびルール・ベースのテクノロジ・ファイルに対応しており、レイアウトからの寄生抵抗と寄生容量の値を高精度で抽出することができます。また、フルチップ、指定したネットまたはノードに対して抽出を実行し、抽出した寄生RCを含む回路図ネットリストをバックアノテートすることが可能です。

Hipexのデバイス抽出機能は、元のレイアウト階層が保持された階層ネットリストを生成でき、スタンダード・デバイスおよびユーザ定義のパラメタライズド・デバイスを含む幅広いデバイスをサポートしています。配線のショートやオープン、あるいは未接続のデバイスを検出するERC (電気的ルール・チェック)機能も備えています。

複数のサーバを使用した効率的な並列処理が可能なHipexは、大規模なフルチップ・デザインのための高速処理とメモリ使用量の効率化を実現します。ExactやCleverなど、シルバコのその他の抽出ツールと連携させることで、3次元抽出にも対応するより精緻な調整を行うことができます。

おもな特長

  • 多岐にわたる寄生抽出モデル(集中RC、容量のみ、抵抗のみ、カップリング容量、分配RCなど)をサポート
  • 回路図のノード、寄生抵抗、および寄生容量の抽出結果をネットリストにバックアノテート
  • シールドされていないラテラル容量モデル(マルチラテラル)/コーナー容量モデル
  • 複数の抽出モデルと方程式ソルバにより、45°、90°以外のデバイスや任意の抵抗形状も高精度に抽出
  • 抽出した寄生RCをP2P形式で出力して、ネット別の合計容量、および指定した2点間の抵抗を取得可能
  • Expertレイアウト・エディタへの自動バックアノテートにより、レイアウト後の寄生RCのシミュレーション、解析、およびビジュアライゼーションを高精度に実行
  • フィールド・ソルバ・モードにより、寄生抵抗計算を高精度に実行し、多数のコンタクトを配置した構成および領域を3層まで追加することが可能
  • LCDなどのカスタム・テクノロジに対応
  • 独自の抽出アルゴリズムにより、カスタム容量モデルを指定する際に使用するデフォルト以外の形状パラメータ(エンクロージャ・ベクトルなど)を抽出可能
  • スクリプト言語によるカスタム・ルール作成に対応

メリット

  • 高速な2次元抽出ツールと同程度の速度で3次元抽出に近い、高精度な計算を実行可能
  • SoCや大規模メモリのチップ全体を抽出するのではなく、選択したクリティカル・ネットまたはレイヤから抽出することで解析時間を短縮
  • 時間領域法およびSパラメータ・マクロモデリング法による効率的なネットリスト・リダクション
図1: Hipexによる抽出結果

おもな用途

  • アナログ、ミックスド・シグナル、メモリ、SoCなどの設計

技術仕様

  • Hipexがサポートする入力ファイル: レイアウト・ファイル(GDSII、ELD、OA)、テクノロジ・ファイル(抽出ルール)、回路図ネットリスト、抽出実行前のネットリスト
  • Hipexが出力可能なファイル: 抽出した寄生RCを含むSPICEネットリスト、DSPF、SPEF、またはP2P形式のネットリスト