AccuCore

ブロック・レベル キャラクタライズ/モデリング/STAツール

AccuCore XT™は、ブロック・レベルのキャラクタライズと、数100万デバイス回路規模のブロック/フルチップにおいてスタティック・タイミング解析(STA)を実行します。これは、主にSRAMのキャラクタライズに適用されます。AccuCore XTは、Liberty™(.lib)ファイル、デザイン内のセルに対しVerilog接続ネットリストファイル、クリティカル・バスやクロック・ツリーに対しSPICEデッキ、さらにスラック・バスと制約チェック解析を含むSTAパス・レポートを生成します。入力はSPICEとゲート・レベルのVerilogネットリストで、寄生RC情報、SPICEモデルおよびユーザ制御を伴うSDFが含まれる場合があります。

AccuCore XTは、高精度で迅速なキャラクタライズを可能にするSmartSpice回路シミュレータと密接にインテグレートされており、HSPICEとSpectreのような他のSPICEシミュレータもサポートしています。

はじめに

ブロック・レベルのキャラクタライズの際に従来のゲート・レベルのセル・ライブラリに基づいたスタティック・タイミング解析を使用すると、キャラクタライズは長時間かかります。これは、すべてのセルをキャラクタライズする際に想定される、すべての出力負荷/入力の傾き条件を網羅するための複雑性によるランタイムの増加です。さらに、テーブル補間エラー、ルート依存のRC効果、IRドロップ、ウェル近接効果などを含む、精度の潜在的損失があります。

AccuCore XTは、ブロック・レベルのキャラクタライズを効果的かつ正確に自動化し、ブロック・レベル/フルチップにおいてスタティック・タイミング解析を実行するために開発されました。シグナルとサプライの両方に対し、実際の回路負荷、傾き、RCを使用し、すべての回路内効果を考慮した、迅速かつ正確なキャラクタライズを自動的に行います。

AccuCore XTはまず、入力ファイルを読み込み、キャラクタライズされるブロックを定義し、自動で分割を実行します。これが、AccuCore XTの効率的なシミュレーションとタイミング解析のポイントです。そして、入力記述から論理演算を直接導き出し、高速ランタイム用に最適化されたSPICEシミュレーションに対してベクタを生成します。プロセスファイル、分割されたネットリスト、最適化されたベクタおよびタイミング測定の条件は、測定結果の値を決定するため、キャラクタライズ時にはSmartSpiceまたは他のシミュレータに移行されます。特筆すべきは、すべての結果は近似モデルではなく、実際の回路トランジスタを使用し、各分割ブロックの完全なSPICE解析によってデータが生成されていることです。この結果は、極めてに正確にキャラクタライズされたタイミングデータとなります。

モデリング段階では、AccuCore XTはキャラクタライズによって計測されたタイミングデータを基に、ユーザ指定のモデルタイプやフォーマットを生成します。

スタティック・タイミング解析では、AccuCore XTは、再びすべてのキャラクタライズ情報を使用してデザインの解析を行います。ライブラリは構造的Verilogネットリストとともに使用され、デザインの接続情報とタイミングを明確化します。さらに、パスのトレースが行われ、予測されている到着時間との比較が行われます。

特長

  • Liberty™(.lib)および.sdfタイミングモデル、ゲート・レベルVerilogネットリストの生成に加え、STA用にDSPFと.sdfファイルを生成/読み込み
  • 指定したクリティカル・パス、クロック・ツリーの詳細なSPICEデッキを抽出可能
  • 自動でブロックをセル・レベルに分割
  • 高精度SPICEキャラクタライズに要求される、セル・ファンクションの抽出およびベクタ生成を自動で実行
  • APIに基づいたSmartSpiceとの高速なインテグレーション
  • ゲート・レベルのブロック/ フルチップにおけるSTAは、迅速なボトルネックの解析や、タイミング検証の環境を提供
  • 強力なコマンド・セットは、カスタム、ASIC/SoC、もしくは両方の機能を持つデザインに対して、単一環境として対応可能
  • SRAMのクリティカル・パス、タイミング・アークにおけるセットアップ・ホールド、ディレイ、スキューのキャラクタライズを自動化

メリット

セットアップ、スクリプト機能:

  • セットアップを容易にする.libから.cfgへの自動インポート機能、また多種多様な.cfgファイルを生成するスクリプトを装備
  • すべてのフローにおいてケース・センシティブに対応
  • 階層/フラットのデザイン・フローに対応
  • 先進的なRCモードは、大規模デザインを効率的に処理
  • 傾きの伝播やスレッショルドをコントロールする高度なオプション群
  • ユーザ定義のローディング手法をサポート
  • 階層化/フラットのブロック・ネットリストを自動でセル・レベルまで分割(高度なユーザ書き換えオプションあり)
  • RAM (Random Access Memory)/CAM (Contents Addressable Memory)のデザインにおいて、センス・アンプ部分と読み込み/書き込みサイクル部分に分割
  • 強度依存、状態依存の先進のファンクション抽出機能
  • 自動クロック伝播機能(ユーザ書き換え可能)
  • 入力ベクタ制約のユーザ定義をサポート
  • 素早い原因解析に役立つデバッグ/ デザイン・レポートのオプション群

キャラクタライズ、モデリング機能:

  • セル・マッチング機能により再利用およびインクリメンタル・アップデート機能を向上
  • FAST_MODEのオプションでは、高速なプロトタイプの解析が可能
  • ASICフローのオプションは、スタンダード・セル・ベースのフローとして装備
  • 自動入力容量キャラクタライズ手法
  • セットアップ・ホールド、リカバリ・リムーバル、最小パルス幅などのキャラクタライズを自動化(ユーザ書き換えオプションあり)
  • ベクタの順序、サイズ決めを自動化(ユーザ書き換え可能)
  • マルチ・コーナ、マルチ・モードのフル・パス・モデルを一度の実行でキャラクタライズし、STAを高速化
  • シミュレータのオプションを直接コントロール可能(デフォルト設定あり)
  • ゲート・レベルのVerilogネットリストおよびタイミング・モデルを生成(出力フォーマットを指定可能)
  • 6T、8T SRAMビット・セルを自動的に分割、キャラクタライズ

ブロック・レベルSTA機能:

  • トランジスタ・レベルのカスタム・デザインにおいて、ゲート・レベルのタイミング・チェックが可能
  • 最長・最短パスのトレースに先進のアルゴリズムを利用
  • クリティカル・パス、サブクリティカル・パスのトレーシングで問題解決のための繰り返し作業を低減
  • 自動フォルス・パス除去
  • 多数のパス制限用オプションのほか、ピン/ネット/アーク・ベースのブロッキング・オプションを用意
  • ファンクション・ベースのクロック伝播、制約伝播を実行することで、ECO解析のやり直しによる影響を低減
  • 最新のスタティック/ダイナミックのロジックに対応(ラッチ、フリップフロップ、マルチプレクサ、トライステートなど)
  • 内蔵のタイミング・チェックは、設計制約のスペックをシンプル化
  • マルチ・サイクル・パスをまたぐ多周波数クロックやゲーテド・クロックを解析
  • ゲーテド・クロック、データ間、クロック-データ間のパスのタイミング・チェックがカスタマイズ可能
  • バック・アノテーション用データとして、DSPF、SDFフォーマットをサポート
  • パスのアライバル/ リクワイアード・ネットにおけるタイミングのボトルネック解析およびピン・ベースのタイミング要求に対応
  • フットレス・ロジックにおける立上り・立下りエッジのタイミング・スペックを分割することが可能

フルチップSTA機能:

  • ブロック・レベル、フルチップ・レベルのSTAを実行可能
  • タイミング・モデルの生成は、コンプレス、リング-インタフェース、ブラック・ボックスに対応
  • 階層化Verilogネットリスト、モード・ベースのマルチ・コーナ解析をサポート
  • バック・アノテーション用データとして、DSPF、SDFフォーマットをサポート
  • 階層化デザイン手法によるブロック・レベルのタイミング制約生成、スラックの取り扱いを制約マネージメントとして制御可能
  • クロックにおける共通なパスを考慮し、ユーザ定義のスキューに基づいたタイミング解析が可能
  • クロック波形、クロック伝番用の先進的なデバッグ機能
  • ネットリスト、ライブラリ、解析検証に向けた先進的なデバッグ機能
  • TCLベースのAPIインタフェースは、ファンクション解析やカスタム・レポートを出力
AccuCore XTのブロック・レベル キャラクタライズ/モデリング/STAツール

用途

  • ブロック/マクロ・キャラクタライズおよびSRAMキャラクタライズ

技術仕様

  • サポートされている入/出力フォーマット:Liberty™ (.lib)、タイミングモデル(.sdf)、ゲート・レベルのVerilogネットリスト(.v)、DSPF、SPICEネットリスト、SPICEモデル、タイミング・パス・レポート、クロック・ツリーのSPICEデッキ、クリティカル・パスのSPICEデッキ、.tclファイル
  • サポートされているSPICEシミュレータ:SmartSpice、Eldo、 HSPICE™、 Spectre™