HyperFault™は、Verilog HDL IEEE 1364-2001準拠のフォルト・シミュレータです。テスト・ベクタの故障検出能力を解析します。ゲート・レベル、ビヘイビア・レベル、スイッチ・レベル混在(ミックスド・レベル)の回路を、SDF (Standard Delay Format)タイミング・データを使用してシミュレートできます。
![]() ミックスド・レベル・フォルト・シミュレーションは、RTL内部のゲート・レベル・ブロックを解析 |
![]() 複数の設計エンジニアが、各ブロックを個別に解析可能 |
Rev.042513_14