2次元コア・プロセス・シミュレータ

SSuprem 4™は、半導体業界で製造テクノロジを設計、解析、最適化するために広く使用されている2次元プロセス・シミュレータです。SSuprem 4には、拡散、イオン注入、酸化、エッチング、デポジション、シリサイド化、エピタキシ、およびストレス形成などの広範囲な物理モデルが含まれています。これらのモデルにより、最新テクノロジにおけるすべての主要なプロセスを正確にシミュレートできます。SSuprem 4を、Athenaフレームワーク内でフォト・リソグラフィ・シミュレータOptolith、物理エッチング/デポジション・シミュレータElite、およびモンテカルロ法による高度なイオン注入モジュールMC Implantと完全に統合させて使用することができます。

半導体プロセスをシミュレートする高度なソリューション

  • CMOS、バイポーラ、オプトエレクトロニクス、パワー・デバイス・テクノロジで使用されるすべての重要なプロセスを高速に、そして正確にシミュレーション。
  • シリコン、および先進半導体テクノロジ(SiGe/SiGeC、SiC、GaAs、InP、AIGaAs、およびInGaAsなど)のシミュレーション。
  • デバイス構造における形状、ドーパント分布、およびストレスの正確な予測により、費用がかさむ実験の省略または実験数の低減が可能。
  • 標準的な分離プロセスLOCOS、先進的な分離プロセスSWAMI、ディープ・トレンチおよびシャロー・トレンチ分離の解析、最適化。
  • 浅い接合構造のための低エネルギー注入、高度な接合形成のための高角度での注入、および深いレトログレード・ウェル形成のための高エネルギー注入などを含むデバイス製造のさまざまな段階で使用されるイオン注入の解析および微調整。
  • 階層化された複数の不純物拡散モデルを用い、バルク中のドーパントの振る舞いや材料表面に近いドーパントの振る舞いを予測。
  • 過渡増速拡散、酸化/シリサイド化増速拡散、過渡的状態での活性化、点欠陥、クラスタの形成/再結合、不純物偏析および材料界面での輸送など、さまざまな拡散効果を考慮。
  • 幾何学的エッチングおよびコンフォーマル・デポジションのシミュレーション、およびさまざまなデバイス形状の解析。
  • リソグラフィ・シミュレータOptolithおよびエッチング/デポジション・シミュレータEliteとシームレスに接続することで、物理プロセスにおいて現実的な形状の解析が可能。
  • Atlasとの自動接続により、デバイス・シミュレーションを続けて実行可能。

デバイスを完全に再現

SSuprem 4は、すべてのシリコン、IV-IVおよびIII-Vデバイス・テクノロジに対応します。ロバストな酸化モデル、包括的な注入モデル、階層的な拡散モデルおよび汎用デポジション/エッチング・モデルなど総合的な性能を備え、複雑な形状をシミュレートします。また、標準的なMOSやバイポーラ・トランジスタ、FLASH EEPROMセルといったデバイス、先進的形状のCCD、HEMT、HBT、MESFET、およびすべてのタイプのパワー・デバイスなどをモデリングできます。 そしてSSuprem 4で生成した構造はすべて、シルバコのデバイス・シミュレータへ直接渡され、電気特性の解析が可能です。

MOSFETデバイス

シリサイド・コンタクト、HALO注入、および浅い接合を使用した90nm CMOSプロセスをAthenaでシミュレーション

バイポーラ・デバイス

図はSSuprem 4で生成したポリシリコン・エミッタを持つバイポーラ・トランジスタです。ベース幅の正確な制御は、このようなデバイスを製造する上で重要です。SSuprem 4の高度な拡散モデルによって、エミッタ・プッシュのような相互拡散効果をシミュレートできます。

パワー・デバイス

パワー・デバイスのプロセスでは、デバイス形状は大きくなりますが、最終的なトランジスタ構造は本質的には二次元であることがよくあります。図は、自己整合ソース・コンタクト・プロセスによるパワーDMOSトランジスタの例です。

CCDデバイス

先進のCCD構造では、レンズの形をした構造を使用して光学解像度を上げます。図の構造において、シミュレーション時間短縮のために、対称性を利用します。構造の1セクションのみをシミュレートし、それを数回反転付加させて、電気デバイス解析で使う周期的な構造を生成します。

EPROMデバイス

図は、ビット・ラインが埋め込まれたEPROMセルです。ポリシリコンのフローティング・ゲートの持ち上がりやinter-poly ONO構造におけるストレスなどのEPROMの重要な効果を、ポリシリコンの酸化モデルにより正確にシミュレートできます。

UMOSデバイス

図は、底部が丸くなったポリシリコンのトレンチ・ゲート型UMOSデバイスです。 正確なデバイス・シミュレーションを実行するには、非常に細かいコンフォーマル・グリッドをゲートに沿って設けることがとても重要になります。挿入された図は、ドーピングおよびゲート底部のグリッドの様子を示しています。

MESFETデバイス

図は、GaAs MESFETデバイスのシミュレーション結果を示しています。ゲート領域におけるドーピングは、低ドーズ100keVのBeとSiを注入し、一方、ソース/ドレイン領域は、高ドーズ50keVのSiを注入し、続いて850℃のアニール処理を行いました。

HEMTデバイス

図は、シュードモルフィック(Pseudomorphic)HEMTデバイスです。GaAs基板上に形成され、InGaAsチャネルは2つのAlGaAs領域に挟まれています。各層をデポジションする際に、AlGaAs(Al:0.22)とInGaAs(In:0.78)の組成比が指定されます。この構造には、さらにチャネルの上下に2つのデルタ型のドーピングがあり、しきい値電圧をより細かく制御するための付加的なキャリア供給源となります。ソースおよびドレイン領域はGaAsで作られ、ドーピングはSe拡散で形成されます。

MaskViewsとのインタフェース機能を使用したラッチ構造のシミュレーション

Athena内でSSuprem 4にレイアウト・エディタMaskViewsを統合することにより、特別なマスク・オペレーション手順が必要な複雑なプロセスをシミュレートできます。このインタフェース機能により、自動的にグリッドが生成されると共に、デバイス・シミュレーションのための電極も自動的に設定します。

MaskViewsレイアウト

寄生NPNP構造のMaskViewsレイアウトの図です。NウェルおよびPウェル領域、P+およびN+注入、金属接触層METと共に4つの電極(pwell、vss、vdd、およびnwell)定義を示しています。

ラッチアップ構造

図はドーピング分布および寄生NPNP構造における電極の図です。AtlasでCMOSラッチアップの過渡解析シミュレーションをする際に使用します。

高度な拡散シミュレーション

低い温度でのプロセスおよび非常に浅い接合をうまく利用することは、90nmおよびそれ以下のテクノロジ・ノードでの製造上の重要な課題です。SSuprem 4は、点欠陥、欠陥クラスタの形成/再結合などを含む高度な拡散モデルを備えているため、低エネルギー注入、そして次に続く急速熱処理(Rapid Thermal Annealing: RTA)または炉心管を使用した低温アニール処理を正確にシミュレートできます

低温度での過渡的増速拡散

20keV で、1.0 x 1014cm-2のドーズ量のボロンをイオン注入後、800°Cで35分間拡散させたグラフです(S.Solmi氏他の論文から抜粋した実験)。このシミュレーションおよび実験は、固溶度レベル以下であっても、混合されたドーパント-欠陥クラスタが形成されるため、かなりの量のドーパントが不活性なままであることがわかります。Athenaは、ボロン格子間欠陥(Boron Interstitial Cluster: BIC)の高度なモデルを備えているため、この重要な効果を正確に予測できます。

RTA拡散

2keVで、1.0 x 1014cm-2のドーズ量をイオン注入後、1000ºCで10秒間拡散させたグラフです(B. Colombeau氏の博士論文から抜粋した実験)。このタイプのシミュレーションは非常に困難です。それは、表面での強固な欠陥再結合、およびさまざまなペアや欠陥クラスタの急速な生成/再結合を含む、いくつかの競合する現象を考慮する必要があるからです。この様な場合においても、Athenaの高度な拡散モデルが実験で得たプロファイルと十分一致していることが示されています。

酸化とシリサイド化のシミュレーション

境界の移動、体積変化、およびストレス形成の原因となる表面反応および材料の変化は、さまざまなプロセス・ステップで生じます。SSuprem 4は、酸化とシリサイド化という最も重要なプロセスをシミュレートします。エッチングやデポジションと共に複雑な局部酸化が生じ、高度な分離構造を生成します。また、シリサイドはコンタクトおよびインターコネクション配線の用途に望ましい材料です。

深いトレンチ分離

上の構造は、酸化によって注入された格子間原子を含むトレンチの酸化状態を示しています。シリコンの格子間原子がトレンチの底部へ拡散し、トレンチの左側の領域への拡散に影響を与える一方、酸化界面に注入された格子間原子はトレンチに閉じ込められています。

ポリシリコンの緩衝層での分離

図は、ポリシリコンの緩衝層を使用したLOCOS分離の例です。ストレスにより、ポリシリコン層が持ち上がっていることがはっきりとわかります。

浅いトレンチ構造でのストレス

ストレスに関連した信頼性や誤作動の問題は先進の半導体テクノロジにおいて非常に重要です。この図は、酸化プロセス中、浅いトレンチのコーナー近くに形成されたストレスの様子を示しています。

自己整合シリサイド化

SSuprem 4はシリサイド・プロセスをシミュレートするための特別な機能を備えています。それは、シリサイドの2次元形成、ドーパントの再分布、シリサイド層における拡散をモデリングする機能です。上図は自己整合シリサイド化(SALICIDE)プロセスでの最終構造を示しています。

イオン注入シミュレーション

さまざまな解析およびモンテカルロ法による注入モデルによって、すべての最新半導体製造テクノロジで使用されるイオン注入を正確にシミュレートできます。

現在のCMOSテクノロジでは、大きい入射角度のイオン注入が広く使用されています。それは、単純にイオン・ビーム方向を変更するだけで、2次元の接合を最適化できるからです。大きい入射角度の注入をシミュレートすることは、複数の重要な効果を考慮する必要があるため、非常に困難です。この場合の効果には、ノンプレーナ構造におけるイオンのシャドーイングと後方散乱、垂直方向でない結晶チャネルに沿った多数のチャネリング、並びにイオンのそれらのチャネルへの散乱を左右する表面酸化膜厚の効果が含まれます。これらの効果の大部分は、浅い接合の形成のための低エネルギー(数keV)注入で目立つことがよくあります。モンテカルロ法による注入モジュールは、すべてのチャネリング効果および形状効果を正確に考慮します。上図は2keV、10¹³cm-2、45°でのリンの注入例です。
図はMC Implantを使用してシミュレートした結果と、計測データとの比較を示しています。曲線はMC Implantのシミュレーション・プロファイルを表し、ひし形はSIMSで計測したプロファイルを示します。実験および計算で生成したリンの深さのプロファイルは、100keV、入射角90º、ドーズ量1013cm-2から1015cm-2の範囲の注入条件で得たものです。実験は R.J. Schreutelkamp et al. "Channeling Implantation of B and P in Silicon, Nuclear Instruments and Methods" B55, pp. 615~619, 1991からの抜粋です。

6H-SiC基板へのアルミニウム注入

6H-SiC基板へのアルミニウム注入のモンテカルロ法によるシミュレーションは、30、90、195、500および1000 keVで、ドーズ量3.0 x 1013、7.9 x 1013、3.8 x 1014、3.0 x 1013cm-2の条件で行いました。そして、チャネリングを避けるために、傾き9°で注入を実行しました。SIMSで計測したデータは、Hernandez-Mangas et al. "Journal of Applied Physiscs" v.91, pp.658~667, 2002より抜粋しました。

ボロン注入プロファイルのおける酸化物の厚さの効果

図は、異なる膜厚で成長させた酸化膜に対して、35keV、1.0 x 1013cm2でボロンを結晶軸方向に注入した際の比較を表しています。このシミュレーションでは、テキサス大学で作成されたモーメント・テーブルをベースとしたSIMS-Verified Dual Pearson(SVDP)解析モデルを使用しました。

ウェル近接効果のシミュレーション

高エネルギー・イオンの散乱がフォトレジスト内で起こり、マスクの端からさまざまな角度で出て行くことがあります。このようなドーピングでは、表面が非常に不均一になってしまいます。そして、この不均一なドーピングが、ウェル近接効果(Well Proximity Effect: WPE)、すなわち、しきい値電圧がウェル内のトランジスタの位置に強く依存することの原因となります。

この図は、MC Implantモジュールでシミュレートした2000ほどのボロンの軌跡です。軌跡は、フォトレジストでとどまらず、Pウェル領域内のさまざまな場所へ達しています。これらの軌跡の解析は、マスクの厚さや傾斜を最適化するために役立ちます。
端が傾斜しているマスクを使用した場合のPウェル内へのボロン注入の2次元分布図です。300keVで1000万のボロンの軌跡を、MC Implantモジュールの並列計算バージョンを使用して計算しました。挿入された図から、Pウェル表面に沿ったボロン濃度が、端が傾斜しているマスクを使用した場合、より低くなっていることがわかります。

化合物半導体のシミュレーション

シリコン・テクノロジのシミュレーションで使用されるすべての注入および拡散モデルは化合物半導体にも利用できます。その中には、解析およびモンテカロル法による注入、電場および点欠陥効果、材料界面での偏析および輸送などが含まれます。SiGe/SiGeC基板での拡散用に、GeおよびCの含有量が、ボロンや格子間原子の拡散率、および真性キャリア密度に及ぼす効果を含む専用のモデルも備えています。

ドーパント相互拡散効果

上図はn型ドーピングが、InP基板のZnの拡散へ及ぼす効果を示しています。III-V族化合物の中のZnに対する主要拡散メカニズムは、2倍に帯電した格子間原子ペアによることが確認されています。したがって、ハイ・バックグラウンドSe (n型)ドーピング濃度は、Zn拡散の大きな障害となります。同様に、n型とp型の濃度がpn接合部近くで互いに拮抗してくると、Znの拡散プロファイルは急に降下します。

SiGe基板でのボロン拡散

図は、初期ドーピング濃度を変えて、Geの組成比10%均一で12時間850℃アニール処理をした場合のボロンのプロファイルの比較です。このシミュレーションの特筆すべき点は、Si/SiGe界面でのボロンの堆積です。ボロンはSiGe基板よりもSi基板において、より高い活性化エネルギーを持つためです。

物理モデルと特徴

拡散
  • 点欠陥拡散を十分に考慮した不純物拡散。
  • 酸化による増速拡散および遅延拡散。
  • 急速熱処理および過渡的増速拡散(Transient Enhanced Diffusion: TED)。
  • 高濃度効果。
  • 注入による点欠陥、不純物 -欠陥クラスタ、及び{311}欠陥などに起因するTED効果。
  • 結晶粒ベースのポリシリコン拡散モデル。
  • 過渡的な不純物活性化モデル。
  • SiGe/SiGeC基板におけるボロンのGeおよびC含有量を分析するモデル。
  • ドナー/アクセプタ相互拡散の効果。
  • シリコン/酸化物界面における不純物のドーズロスのモデル。
イオン注入
  • 実験により検証されたPearsonおよびDual Pearson注入モデル。
  • 非ガウス分布の深さ依存の横方向注入分布に対する関数。
  • エネルギー、ドーズ量、回転および酸化膜厚の違いを考慮した、拡張された注入モーメント・テーブル。
  • ユーザ定義の注入モーメント、またはモンテカルロ法から抽出された注入モーメント。
  • MC Implantモジュールとのシームレスな接続により、広範囲な、エネルギー、ドーズ量、フィールドおよび回転の変化など2次元注入プロファイルの正確なシミュレーションが可能。
シリサイド化
  • チタン、タングステン、コバルト、および白金などのシリサイド・モデル。
  • 実験で検証された成長率。
  • シリサイド/金属およびシリサイド/シリコン(ポリシリコン)界面における反応および境界移動。
  • 材料消耗の正確なモデル。
  • シリコンおよびポリシリコン材料個別のシリサイド化率。
酸化とストレス
  • 圧縮性および粘弾性のストレス依存モデル。
  • シリコンとポリシリコン材料に対する別々のレート係数。
  • HCLおよび圧力による増速酸化モデル。
  • 不純物濃度依存の効果。
  • 酸化に伴うフローティング・ポリシリコン領域の持ち上がりに対する正確なモデル。
  • 酸化中、または薄膜の初期応力やその後の温度履歴により生成されたストレスを計算するモデル。
デポジション、エッチング、エピタキシ
  • マスク下のアンダーカットやエッチングの傾斜角指定を含む、豊富な幾何学的エッチング機能。
  • レイアウト・エディタMaskViewsを介したデポジションおよびエッチング設定。
  • デポジションやエピタキシのためのユーザ定義および不均一グリッド自動生成機能。
  • デポジット層内での均一および勾配のある複数の不純物ドーピング。
  • 結晶シリコンおよびポリシリコンに対する選択的なデポジションおよびエピタキシ。
構造およびグリット操作機能
  • MaskViewsのインタフェース機能を介したグリッドの設定。
  • 構造の鏡映反転。
  • 構造の垂直反転。
  • 構造の伸長。
  • グリッド密度の緩和。
  • DevEditとシームレスに用いて、インタラクティブまたは自動的に構造およびグリッドを編集。
  • デバイス・シミュレータAtlasと直接に自動接続。

Rev.090613_11