PDK(プロセス・デザイン・キット)開発サービスでは、ファウンドリ固有のモデル、シンボル、ルール・デッキ、およびP-Cell(パラメタライズド・セル)を提供します。
スケマティック・シンボル - Gateway スケマティック・エディタで使用され、 Expert レイアウト・エディタ上でP-Cellを呼び出す際にも使用されます。これらのパラメータ化されているシンボルと各サブサーキットは統合されており、トランジスタ・レベルのシミュレーションにおいて標準的な動作を保証するためにSPICEモデルを用いて検証されています。
SPICEモデル(オプション) - ファウンドリが規定したプロセス・コーナー(温度、電圧、プロセス)について SmartSpice で検証済みの、SPICE モデル・ファイルです。シルバコでは、ウェハまたは測定データからモデルを抽出し、各デバイスの測定データvsシミュレーション・データについて詳細なレポートを提供します。
レイアウト・テクノロジ・ファイル - 各プロセス・レイヤに対してGDSIIレイヤを関連付けるレイアウト/検証ツールのためのレイヤ・ファイルです。また、GDSIIレイヤの表示色や、ユーザでのカスタマイズが可能なレイアウト・ツールのショートカット・キーを設定するファイルです。
P-Cell - アノテートされた回路のデバイスを Expert レイアウト・エディタ上に自動的に作成可能にします。DRC/LVSクリーンで、JavaScript/Lisaスクリプト言語を使用して作成されています。
検証ルール・ファイル - Expert レイアウト・エディタ、Guardian DRC/LVS/LPE物理検証ツールで利用できるフォーマットにエンコードされたレイアウト・ルールです。
抽出ファイル - Hipexフルチップ寄生素子抽出ツールおよびQuest 3次元高周波インダクタンス抽出ツールのセットアップ・ファイルです。
![]()
Expert
レイアウト・エディタによるフライトラインを使用してインスタンス化され、最終レイアウトとして配置されたP-Cell |
![]()
SmartSpice
による抽出されたバンドギャップの温度依存シミュレーション |
Rev.091015_13